ممنون دوست عزیز
با توجه به اینکه خیلی از اطلاعاتی که شما می دید تخصصی هست بعضاً درکشون سخت هست.یه خواهشی داشتم.اگه امکان داره نقشه مدار و نحوه قرار گرفتن و عملکرد eSRAM برروی مادربرد XONE ( هر چند به شکل صوری و برداشت شخصی خودتون) نمایش بدید.گرچه می دونم به صورت رسمی اطلاعاتی از نقشه مادربرد XONE وجود نداره اما فکر می کنم اگه نقش eSRAM رو برروی کاغد توضیح بدید جواب سوالات بسیاری از دوستان از جمله خودم بهتر داده می شه به خصوص بخش افزایش پهنای باند.
ممنون از لطف شما شرمنده من وقتشو ندارم ولی دیاگرامهایی رو خود مایکروسافت در این باره منتشر کرده جستجو بفرمایید تو همین تاپیک پیدا میکنید.
- - -ویرایش - - -
متوجه شدم اینو ، دقیقا میدونم چی میگی ... در PS4 هیچ واسطه ای وجود نداره .... دیتا مستقیما از HDD یا BD به روی Ram میاد و مستقیما به پردازنده منتقل میشه ، اما در X1 بین Ram و کش پردازنده یه واسطه دیگه وجود داره که کار رو سریعتر انجام بده و اون eSRAM ه . تا اینجا مشکلی نیست ... حرف من اینه که با چه منطقی باید بگیم در نهایت این فرایند در X1 سریعتر انجام میشه ؟ چون به هر حال در مرحله اول X1 خیلی از PS4 عقبتره و در مرحله دوم این اختلاف تا چه اندازه جبران میشه و یا حتی پیشی میگیره ؟ ضمن اینکه هنوز اون اختلاف Latency رو توضیح ندادی رو چه حسابی میگی ؟ اون لینک رو خوندم تا حدودی ، اولا که خیلی زیاده و باید وقت گذاشت ... شما اون تیکه ای که میدونی به درد بحث ما میخوره اینجا بذار که مشخص بشه این 600 به 10 ی که میگی از کجا میاد ؟
یعنی واقعا فکر میکنی من الان باید بیام اینجا اندازه 10 تا صفحه مطلب بنویسم !؟ یعنی واقعا اینقدر بیکارم؟
اون 10 و 600 که من باب مثال عرض کردم وگرنه تو واقعیت که تفاوت خیلی خیلی بیشتر از سیکل کلاک هست
http://titancity.com/articles/ram.html
بحث تاخیر یا Latency خودش 10 تا صفحه مطلبه من آخه از کجا شروع کنم به توضیح دادنش!؟ از هر جا شروع کنم مطمئنا شما یه سوال دیگه برات پیش میاد من باید 100 تا خط دیگه تایپ کنم!
read latency
write latency
CAS latency
additive latency
یه مبحث تاخیر داخلی حافظه های DRAM هست ! الان اگر من بخوام توضیح بدم از کجا باید شروع کنم؟ تو بحث تاخیر خیلی مسائل مطرح هست:
tCAS: تعداد سیکل های کلاکی که برای دسترسی به یک ستون خاص نیاز است . CL) CAS Latency) یا ساده تر بگیم CAS به عنوان "تاخیر سیگنال دسترسی به آدرس ستون " شناخته میشه بعضی اوقات نیز با نام tCL شناخته میشه
tRCD: به تعداد سیکل های کلاکی که در بین یک آدرس سطر خاص و یک CAS نیاز است RCD میگن. به عبارتی وقفه بین آدرس خط و آدرس ستون .
tRP: تعداد سیکل های کلاکی که برای خاتمه دادن دسترسی به یک خط باز حافظه و باز کردن دسترسی به خط بعدی مورد نیاز هست گفته میشه RP مخفف (Row Prechrge)
tRAS: حداقل سیکل های کلاکی را که برای دسترسی به یک خط خاص در RAM بین زمانی که داده درخواست و دستور پیش شارژ اجرا میشه tRAS گفته میشه.
مجموعه اینها باعث تاخیر داخلی در رم میشه مقدار تاخیر در حافظه بر حسب نانو ثانیه به صورت تئوریک (بدون در نظر گرفتن t miss یا تایمی که DRAM برای رفرش در دسترس نیست) از فرمول زیر به دست میاد:
(CAS / Frequency (MHz)) × 1000 = X ns
خود همین تاخیر سناریو ها مختلف بر حسب حجم داده و نحوه ارسال داده داره که خودش اندازه یک کتاب نوشته میخواد من حتی یه Tech presentation از ND میخوندم در مورد ساختن U3 که اومده بودن و محاسبه کرده بودن چه داده ای کجای حافظه ذخیره بشه بهتره که تایم کمتری موقع فراخوانی برای پردازش صرف بشه! (یعنی اپتیمایز در این حد!! که روی نانو ثانیه نانو ثانیه حساب کرده بودن)
.... طبق گفته ها تاخیر تو بعضی سناریوها ممکنه حتی به چند هزار سیکل برسه:
Worst case L2 writeback cost is basically the Onion or Garlic cost of writing 512 KB (about 40,000 cycles and 3,000 cycles respectively)
http://www.vgleaks.com/more-exclusi...plementation-and-memory-enhancements-details/
ولی بحث تاخیر تو حافظه های استاتیک اصلا زمین تا آسمون با DRAM فرق داره دو تا تکنولوژی متفاوت هستن SRAM اصلا CAS Latency نداره تاخیر Read Latency تو حافظه های استاتیک میتونه از 10 تا 0 سیکل باشه!
مثلا این Datasheet یه حافظه استاتیک هست:
Available in 2.0-clock cycle latency
http://www.cypress.com/?rID=58073
یا حتی نوعی از SRAM ها هستن تاخیر 0 بین Read و Write دارن.
the turnaround is the number of clock cycles it takes to change access to the SRAM from write to read and vice versa. The turnaround for ZBT SRAMs or the latency between read and write cycle is zero.
http://en.wikipedia.org/wiki/Static_random-access_memory
خود همین 0 و 2 خودش یه دنیا بحث داره ، تاخیر تو چه سناریویی با چه حجم داده ای و از کجا به کجا .....
حالا از همه این حرفها گذشته ... بحث پهنای باند یه مبحث دیگه هست تو پردازش موازی پهنای باند بالا کمک میکنه دفعات رجوع پردازنده ها به رم سیستم کاهش پیدا کنه مثلا 100 تا هسته داخل GPU میخوان همزمان اطلاعات رو از روی رم بخونن اینجا یه حافظه با Latency پایین ولی پهنای باند کم باید اینکارو به دفعات انجام بده ولی رمی با پهنای باند بالا حتی با Latency بالا تو یک ارسال اون مقدار داده رو جابه جا میکنه ولی بازم این حرف تئوریک هست :
شما میتونید یک داده رو به دفعات ارسال زیاد با حجم کم انتقال بدین (تاخیر کم پهنای باند کم)
شما میتونید یک داده رو با دفعات ارسال کم ولی حجم بالا انتفال بدین (تاخیر بالا پهنای باند بالا)
یا اینکه بزارین علم پیشرفت کنه از هر دو فاکتور استفاده کنید (تاخیر کم پهنای باند بالا)
کاری که صورت گرفته دو تا راه حل متفاوت هست!
نیاز CPU به دلیل پردازش موازی خیلی کمتر نسبت به GPU باعث میشه تاخیر کمتر مهمترین فاکتور باشه ولی همه اینها با هم تاثیر دارن اینجوری نیست که بگیم اگه پهنای باند بیشتر باشه تاثیر نداره ولی کلا بحث تاخیر چه تو CPU چه تو GPU فاکتور خیلی مهمی هست :
A GPU waiting for 100 clocks for data would run at 1/100 efficiency, i.e. 1% of theoretical performance!
http://www.sisoftware.net/?d=qa&f=gpu_mem_latency
من پیشنهاد میکنم شما این لینکهارو مطالعه کنید:
http://www.theinquirer.net/inquirer/news/1008687/dram-latency-explained
http://www.bandwidthtest.net/memory_bandwidth.htm
http://www.yadbegir.com/new/?p=26
http://www.bandwidthtest.net/memory_bandwidth.htm
اینو حتما مطالعه کن:
http://anoosh08.blogfa.com/9103.aspx
تا یک مقدار پیش زمینه ایجاد بشه من تو پیغام خصوصی به شما یه شماره تلفن دادم اگه دوست داشتید تماس بگیرید من واقعا نمیتونم چند هزار سطر تایپ کنم چون اصطلاحات هم نمیتونم به کار ببرم در نتیجه برای توضیح همون اصطلاحات باید دوباره تایپ کنم .
Google